Resumen:
El curso se enfoca en los fundamentos para el uso de la herramienta de síntesis de alto nivel para crear un componente de hardware dentro de una arquitectura para acelerar el procesamiento de datos masivos. Para ello se hará uso de tarjetas de desarrollo basados en FPGA para fundamentar el proceso de diseño y desarrollar habilidades para el uso del ambiente integrado de desarrollo. Para finalizar con un caso desafío para integrar operadores en imágenes hiperespectrales los cuales por su naturaleza presentan demandas de procesamiento muy altas
Competencias:
El estudiante fundamentara los conceptos básicos del hardware reconfigurable y de los ambientes integrados de desarrollo. Nivel de competencia Receptivo
El estudiante desarrollara habilidades para convertir algoritmos en hardware y simular su funcionamiento. Nivel de competencia Resolutivo
El estudiante comprenderá los fundamentos de las arquitecturas mixtas PL-PS (Programmable Logic - Processing System) y la forma de utilizarse para acelerar problemas de procesamiento Nivel de la competencia: Resolutivo
El estudiante implementara interfaces para la integración de la logica programable con los sistemas de procesamiento en arquitecturas mixtas, Nivel de la competencia: Resolutivo
El estudiante diseñara de forma básica IPCORE para resolver problemas con alta demanda de procesamiento, Nivel de la competencia: Resolutivo
Requisitos:
Dominio básico de electrónica y manejo de computadores.
Manejo básico de diseño de embebidos, y lógica de periféricos.
Principios de programación (lógica de programación y pensamiento estructurado)
Contenidos:
Sesión 1: 3 horas sincrónicas + 3 horas independientes
Introducción a la síntesis de alto nivel
Conceptos de diseño Top-Down
Instalación del IDE.
Sesión 2: 3 horas sincrónicas + 3 horas independientes
Funciones de cabecera (Top Function)
Primitivas de alto nivel
Síntesis, simulación y cosimulación
Ejercicios con componentes básicos
Sesión 3: 3 horas sincrónicas + 3 horas independientes
Fundamentos de las arquitecturas mixtas PL-PS
Configuración de una arquitectura mixta
Creación de IPCORE
Ejercicios con IPCORE
Sesión 4: 3 horas sincrónicas + 3 horas independientes
Directivas HLS
Tipos de memoria
Procesamiento de matrices
Ejercicios de desarrollo de habilidades
Sesión 5: 3 horas sincrónicas + 3 horas independientes
Interfaz Axi Lite.
Interfaz Axi Memory.
Interfaz Axi Stream.
Ventana deslizante.
Ejercicios de desarrollo de habilidades
Sesión 6: 3 horas sincrónicas + 6 horas independiente
Estructura de las imágenes
Procesamiento de los pixeles
Ejercicio de procesamiento de imágenes hiperespectrales
Recursos laboratorios:
Computadora personal con acceso a Internet, procesador de 4 hilos y 16 de RAM.
IDE VITIS Xilinx.
Hoja de Vida del Ponente
Carlos Hernández
Docente e investigador de la Universidad Don Bosco de El Salvador, miembro IEEE Electron Device Society. Ingeniero en Electrónica, Universidad Don Bosco El Salvador; Master en Industria 4.0, Universidad Internacional de la Rioja; Curso de especialización en diseño y programación de Aplicaciones móviles para Android, ICDF Internacional Cooperation and Developer Fund Taiwan; Estudiante de Doctorado en Tecnologías Informáticas avanzadas, Universidad de Castilla - La Mancha. Experiencia laboral en Mantenimiento de máquinas industriales (Bordadoras, productos alimenticios); Instrumentista de equipos de medición (Pluviómetros, sismógrafos, acelerómetros, estaciones meteorológicas) Docente de asignaturas de grado relacionadas con sistemas embebidos y sistemas paralelos; Investigador en áreas de Sistemas embebidos, IoT, arquitecturas de industria 4.0, FPGA, Hardware reconfigurable, System-On-Chip.
Modalidad: Virtual/Semipresencial
Inicio: 28 de Mayo, calendarización de las sesiones en la primera sesión
